Eletrônica Digital, Provas de Tecnologia Industrial

Baixe Eletrônica Digital e outras Provas em PDF para Tecnologia Industrial, somente na Docsity! FACULDADE DE ENGENHARIA DE SOROCABA ELETRÔNICA II Prof. Sidney José Montebeller Referências Bibliográficas e Internet FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller I Referências Bibliográficas 1- TOCCI, R. J.; WIDMER, N.S.; Sistemas Digitais: Princípios e Aplicações. Rio de Janeiro: LTC, 2000. 2- MALVINO, A. P.; LEACH, D. P.; Eletrônica Digital: Princípios e Aplicações. São Paulo: McGraw-Hill, 1987. 3- TAUB, H.; Circuitos Digitais e Microprocessadores. São Paulo: McGraw-Hill, 1984. 4- LOURENÇO, A. C.; Circuitos Digitais. São Paulo: Érica. 5- CAPUANO, F. G.; IDOETA, I. V.; Elementos de Eletrônica Digital. São Paulo: Érica. 6- MELO, M.; Eletrônica Digital. São Paulo: Makron Books. 7- TOKHEIM, R. L.; Princípios Digitais. São Paulo: McGraw-Hill. Internet 1- ALTERA – http://www.altera.com/ - Dispositivos de Lógica Programável 2- XILINX – http://www.xilinx.com/ - Dispositivos de Lógica Programável 3- ATMEL – http://www.atmel.com/ - Microcontroladores (AVR) e Componentes Discretos 4- MICROCHIP – http://www.microchip.com/ - Microcontroladores (PIC) e Componentes Discretos 5- NATIONAL – http://www.national.com/ - Microcontroladores (COP8) e Componentes Discretos 6- TEXAS INSTRUMENTS – http://www.ti.com/ - Microcontroladores (MSP430) e Componentes Discretos 7- BURR-BROWN – http://www.burrbrown.com/ - Conversores A/D e D/A e Amplificadores Operacionais 8- INTEL – http://www.intel.com/ - Microcontroladores (8051) e Componentes Discretos 9- ANALOG DEVICES – http://www.analog.com/ - Conversores A/D e D/A e Componentes Discretos 10- MOTOROLA – http://e-www.motorola.com/ - Microcontroladores (M68HC) e Componentes Discretos Sumário FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller IV 7. Decodificadores, Codificadores, Multiplexadores e Demultiplexadores................................................................................. 75 7.1- Decodificadores .................................................................................... 75 7.2- Codificadores ........................................................................................ 77 7.3- Multiplexadores..................................................................................... 78 7.4- Demultiplexadores ................................................................................ 81 8. Aritmética Digital................................................................................... 83 8.1- Introdução ............................................................................................. 83 8.2- Adição Binária ....................................................................................... 83 8.3- Representação de Números com Sinal................................................. 83 8.4- Representação de Números com Sinal Usando Complemento a 2 ...... 85 8.5- Multiplicação de Números Binários....................................................... 88 8.6- Divisão de Números Binários................................................................ 88 8.7- Adição de Números BCD ...................................................................... 89 8.8- Aritmética Hexadecimal ........................................................................ 89 8.9- Circuitos Aritméticos ............................................................................. 90 8.10- Somador Paralelo Integrado ................................................................. 95 8.11- Ligação em Cascata de Somadores Paralelos ..................................... 95 8.12- Circuito Integrados de ULAs ................................................................. 95 9. Conversão Digital-Analógica ............................................................ 97 9.1- Interface com o Mundo Analógico ........................................................... 97 9.2- Sistema Digital Interfaceando com Grandezas Analógicas ..................... 97 9.3- Conversão Digital Analógica (D/A) .......................................................... 98 9.4- Código de Entrada BCD........................................................................ 100 9.5- Conversor D/A com Amplificador Operacional ...................................... 100 9.6- Fatores Importantes na Precisão da Conversão ................................... 102 9.7- Conversores D/A com Saída em Corrente ............................................ 103 9.8- Rede R/2R............................................................................................. 104 9.9- Especificações de Conversores D/A ..................................................... 104 9.10- Circuito Integrado de Conversão D/A – AD7524 ................................... 105 9.11- Aplicações de Conversores D/A............................................................ 105 10. Conversão Analógico-Digital........................................................ 107 10.1- Introdução ......................................................................................... 107 10.2- Conversor A/D de Rampa Digital ...................................................... 108 10.3- Precisão e Resolução de Conversores A/D ...................................... 108 10.4- Aquisição de Dados .......................................................................... 109 10.5- Reconstrução de Sinais Digitalizados ............................................... 110 10.6- Conversor A/D de Aproximações Sucessivas................................... 111 10.7- ADC0804 – Conversor A/D de Aproximações Sucessivas ............... 112 Sumário FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller V 10.8- Conversor A/D Flash......................................................................... 114 10.9- Outros Métodos de Conversão A/D .................................................. 115 11. Memórias ............................................................................................. 117 11.1- Introdução ......................................................................................... 117 11.2- Definição de Termos Básicos............................................................ 117 11.3- Princípios de Operação das Memórias ............................................. 119 11.4- Conexões da Memória com a CPU................................................... 120 12. Memórias Somente de Leitura (ROM)........................................ 122 12.1- Introdução ......................................................................................... 122 12.2- Diagrama em Blocos de uma ROM................................................... 122 12.3- Arquitetura de uma ROM .................................................................. 123 12.4- Temporização de uma ROM ............................................................. 124 12.5- Tipos de ROM................................................................................... 124 12.6- Aplicações de ROMs......................................................................... 125 13. Memórias de Acesso Aleatório (RAM) ...................................... 126 13.1- Introdução ......................................................................................... 126 13.2- Arquitetura de uma RAM................................................................... 126 13.3- RAM Estática (SRAM)....................................................................... 128 13.4- RAM Dinâmica (DRAM) .................................................................... 130 14. Expansão do Tamanho da Palavra e da Capacidade ........... 133 14.1- Introdução ......................................................................................... 133 14.2- Expansão do Tamanho da Palavra ................................................... 133 14.3- Expansão da Capacidade ................................................................. 134 15. Microcontrolador AT90S8515 ....................................................... 136 15.1- Introdução ......................................................................................... 136 15.2- Características do Microcontrolador AT90S8515.............................. 137 15.3- Encapsulamento ............................................................................... 137 15.4- Descrição Geral ................................................................................ 138 15.5- Diagrama em Blocos......................................................................... 139 15.6- Descrição dos Pinos ......................................................................... 140 15.7- Oscilador........................................................................................... 141 15.8- Arquitetura ........................................................................................ 141 15.9- Temporizadores/Contadores............................................................. 157 15.10- Watchdog Timer.............................................................................. 166 SUMÁRIO FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller VI 15.11- Acesso para Leitura/Escrita na EEPROM....................................... 168 15.12- UART .............................................................................................. 171 15.13- Comparador Analógico ................................................................... 176 15.14- Interface com SRAM Externa.......................................................... 178 15.15- Portas de Entrada/Saída................................................................. 179 16. Guia para Uso do Assembler AVR.............................................. 188 16.1- Introdução ......................................................................................... 188 16.2- Código Fonte do Assembler.............................................................. 188 16.3- Registradores da Memória de I/O do AT90S8515 ............................ 189 16.4- Tabela de Instruções......................................................................... 190 16.5- Diretivas no Assembler ..................................................................... 196 16.6- Expressões ....................................................................................... 204 Revisão de Circuitos Combinatórios FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 3 1.3- Circuitos Digitais/Circuitos Lógicos Circuitos digitais são projetados para produzir tensões de saída e responder a tensões de entrada que estejam dentro do intervalo determinado para os binários 0 e 1. A fig. 1-2 mostra isso: Fig. 1-2: Resposta de um circuito digital Praticamente todos os circuitos digitais existentes são circuitos integrados (CIs), o que tornou possível a construção de sistemas digitais complexos menores e mais confiáveis do que aqueles construídos com circuitos lógicos discretos. 1.4- Sistemas de Numeração e Códigos O sistema binário de numeração é o mais importante em sistemas digitais. O sistema decimal também é importante porque é usado por todos nós para representar quantidades. Já os sistemas octal e hexadecimal são usados para representar números binários grandes de maneira eficiente. - Conversões Binário-Decimal – Cada dígito tem um peso correspondente à sua posição. 110112 = (1 x 24) + (1 x 23) + (0 x 22) + (1 x 21) + (1 x 20) = 2710 Revisão de Circuitos Combinatórios FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 4 - Conversões Decimal-Binário – O método usado é o das divisões sucessivas: - Conversão Octal-Decimal – Cada dígito tem um peso correspondente à sua posição. 3728 = (3 x 82) + (7 x 81) + (2 x 80) = 25010 - Conversão Decimal-Octal – O método usado é o das divisões sucessivas: - Conversão Octal-Binário – Cada dígito octal é convertido para o seu correspondente em binário. Dígito Octal 0 1 2 3 4 5 6 7 Equivalente Binário 000 001 010 011 100 101 110 111 4728 = (100) (111) (010) = 1001110102 - Conversão Binário-Octal – O número binário é dividido em grupos de 3 dígitos iniciando-se a partir do dígito de menor peso. Cada grupo é convertido no seu correspondente octal. 1001110102 = (100) (111) (010) = 4728 - Conversão Hexadecimal-Decimal – Cada dígito tem um peso correspondente à sua posição. 2AF16 = (2 x 162) + (10 x 161) + (15 x 160) = 68710 - Conversão Decimal-Hexadecimal – O método usado é o das divisões sucessivas: - Conversão Hexadecimal-Binário – Cada dígito hexadecimal é convertido para o seu correspondente em binário. 9F216 = (1001) (1111) (0010) = 1001111100102 - Conversão Binário-Hexadecimal – O número binário é dividido em grupos de 4 dígitos iniciando-se a partir do dígito de menor peso. Cada grupo é convertido no seu correspondente hexadecimal. 11101001102 = (0011) (1010) (0110) = 3A616 Revisão de Circuitos Combinatórios FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 5 - Código BCD – O código BCD não constitui um sistema de numeração. Ele apenas relaciona cada dígito do sistema decimal com um grupo de 4 dígitos do sistema binário. 87410 = (1000) (0111) (0100) = 100001110100 (BCD) Relacionando as Representações Tabela 1-1 Decimal Binário Octal Hexadecimal BCD 0 0 0 0 0000 1 1 1 1 0001 2 10 2 2 0010 3 11 3 3 0011 4 100 4 4 0100 5 101 5 5 0101 6 110 6 6 0110 7 111 7 7 0111 8 1000 10 8 1000 9 1001 11 9 1001 10 1010 12 A 0001 0000 11 1011 13 B 0001 0001 12 1100 14 C 0001 0010 13 1101 15 D 0001 0011 14 1110 16 E 0001 0100 15 1111 17 F 0001 0101 1.5- Portas Lógicas e Álgebra Booleana A álgebra booleana é a ferramenta fundamental para descrever a relação entre as saídas de um circuito lógico e suas entradas através de uma equação (expressão booleana). Existem três operações básicas: OR (OU), AND (E) e NOT (NÃO). Operação Lógica OR (OU) Fig. 1-3: Porta OR (OU) Revisão de Circuitos Combinatórios FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 8 1.6- Teoremas da Álgebra de Boole Esses teoremas, aplicados na prática, visam simplificar as expressões booleanas e consequentemente os circuitos gerados por estas expressões. Teoremas Booleanos Teoremas de DeMorgan Revisão de Circuitos Combinatórios FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 9 1.7- Universalidade das Portas NAND e NOR Qualquer expressão lógica pode ser implementada usando apenas portas NAND ou portas NOR. Isso porque podemos representar portas OR, AND ou NOT usando apenas portas NAND ou NOR. Fig. 1-9: Uso de PORTAS NAND para implementar outras funções booleanas. 1.8- Simplificação de Circuitos Lógicos Depois de encontrada a expressão de um circuito lógico, podemos reduzi-la para uma forma mais simples. A intenção é diminuir o número de variáveis nessa expressão, o que significa diminuir o número de portas lógicas e conexões em um circuito lógico. Simplificação Algébrica A simplificação algébrica é feita com o uso dos teoremas da álgebra booleana e de DeMorgan. Exemplo: Revisão de Circuitos Combinatórios FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 10 1.9- Projetando Circuitos Lógicos Passos para o projeto completo de um circuito lógico: a) Montar a tabela-verdade: A B C x 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 b) Analisar a saída: Quando qualquer entrada de uma porta OR for “1” então a saída será “1”. Então podemos deduzir que a saída x é uma operação OR de todos os casos em que a saída x é “1”. Cada caso corresponde a uma operação lógica AND com todas as variáveis de entrada. c) Simplificar a expressão lógica obtida: A expressão pode ser reduzida a um número menor de termos se aplicarmos os teoremas booleanos e de DeMorgan. d) Implementar o circuito através da expressão lógico: Fig. 1-10: Circuito lógico final Revisão de Circuitos Combinatórios FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 13 Fig. 1-14: Circuito integrado 74LS04 (6 portas inversoras) Fig. 1-15: Circuito integrado 74LS32 (4 portas OR de 2 entradas) Outros: - 7400 – Quatro portas NAND - 7402 – Quatro portas NOR - 7486 – Quatro portas XOR - 74266 – Quatro portas XNOR Famílias Lógicas de Circuitos Integrados FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 14 2. Famílias Lógicas de Circuitos Integrados 2.1- Introdução Circuitos integrados são amplamente usados na construção de sistemas digitais. Isso porque eles têm muito mais circuitos em um pequeno encapsulamento e são mais confiáveis. 2.2- Terminologia de Circuitos Integrados Digitais Os fabricantes de circuitos integrados digitais seguem praticamente o mesmo padrão de nomenclatura e terminologia: a) Tensão e Corrente: - VIH(min) – Mínima Tensão de Entrada em Nível Alto. - VIL(max) – Máxima Tensão de Entrada em Nível Baixo. - VOH(min) – Mínima Tensão de Saída em Nível Alto. - VOL(max) – Máxima Tensão de Saída em Nível Baixo. - IIH – Corrente de Entrada em Nível Alto. - IIL – Corrente de Entrada em Nível Baixo. - IOH – Corrente de Saída em Nível Alto. - IOL – Corrente de Saída em Nível Baixo. Fig. 2-1: Tensões e correntes em nível lógico 1 e 0 b) Fan-Out O Fan-Out corresponde ao número máximo de entradas lógicas que uma saída de um circuito lógico pode acionar. Se esse número for excedido, os níveis de tensão e corrente não serão garantidos. Famílias Lógicas de Circuitos Integrados FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 15 c) Atrasos de Propagação Um sinal lógico, ao atravessar um circuito, sofre um atraso. Existem dois tipos de atraso: - tPLH – Tempo de atraso do estado lógico “0” para o “1”. - tPHL – Tempo de atraso do estado lógico “1” para o “0”. Fig. 2-2: Atrasos de propagação Os valores dos tempos de atrasos de propagação são usados para medição de velocidade em circuitos lógicos. d) Potência Como todo circuito elétrico, um circuito lógico consome uma certa quantidade de potência. Essa potência é fornecida por fontes de alimentação e esse consumo deve ser levado em consideração em um sistema digital. Se um circuito integrado consome menos potência poderemos ter uma fonte de menor capacidade e com isso reduziremos os custos do projeto. e) Velocidade x Potência Um circuito digital ideal é aquele que possui o menor consumo de potência e o menor atraso de propagação. Em outras palavras, o produto de velocidade e potência deve ser o menor possível. f) Imunidade ao Ruído Ruídos são sinais indesejáveis gerados por campos eletromagnéticos podem afetar o funcionamento de um circuito lógico. Esses sinais podem fazer com que a tensão de entrada de um circuito lógico caia abaixo de VIH(min) ou aumente além de VIL(max), gerando falsos sinais. A imunidade ao ruído se refere à capacidade de um circuito lógico de rejeitar esse ruído. Famílias Lógicas de Circuitos Integrados FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 18 2.3- Família Lógica TTL Um circuito básico utilizado na lógica-transistor-transistor é mostrado na fig. 2-7: Fig. 2-7: Porta NAND básica TTL e equivalente a diodo para Q1 Esse circuito representa uma porta NAND TTL. Uma das principais características desse circuito são os dois emissores do transistor Q1. Na mesma figura está o circuito equivalente a diodo de Q1. Outra característica construtiva importante desse circuito é sua saída totem-pole, que impede que os dois transistores (Q3 e Q4) conduzam ao mesmo tempo. - Operação do Circuito – Saída em Nível Baixo A saída em nível baixo é conseqüência de entradas A e B em nível alto (+ 5 V). Nesse caso, Q1 ficará cortado e Q2 conduzirá (ver circuito equivalente). A corrente fluirá do emissor de Q2 para a base de Q4 e o faz conduzir. A tensão no coletor de Q2 é insuficiente para Q3 conduzir. Essa tensão está em torno de 0,8 V (0,7 V da junção B-E de Q4 + 0,1 V de Vce (sat) de Q2). Para o transistor Q3 conduzir é necessário que sua junção B-E e o diodo D1 esteja diretamente polarizado. Com Q4 conduzindo, a tensão de saída é muito baixa (< 0,4 V), ou nível baixo (“0”). - Operação do Circuito – Saída em Nível Alto Para que a saída de uma porta NAND fique em alto, pelo menos uma das entradas A ou B deverá ser zero. Nessa condição haverá condução de Q1 por um de seus emissores, ou pelos dois (ver circuito equivalente ), fazendo com que Q2 fique cortado. Famílias Lógicas de Circuitos Integrados FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 19 Com Q2 cortado não haverá corrente na base de Q4 e ele ficará cortado também. Sem corrente no coletor de Q2, a tensão na base de Q3 é suficiente para que ele entre em condução. Com Q3 conduzindo, a tensão na saída ficará em torno de 3,4 V a 3,8 V (sem carga), devido às quedas na junção B-E de Q3 e ao diodo D1. Com carga essa tensão deverá diminuir. - Absorção de Corrente Uma saída TTL em nível baixo age como um absorvedor de corrente pois ela recebe a corrente da entrada da porta que está acionando. - Fornecimento de Corrente Uma saída TTL em nível alto age como fornecedora de corrente. Na verdade essa corrente tem um valor muito baixo, causada pela fuga de polarização reversa do “diodo” (junção B-E) de Q1. - Outras Portas TTL Praticamente todas as outras portas lógicas possuem o mesmo circuito básico da porta NAND TTL. Outros circuitos internos são colocados apenas para implementar a lógica desejada. 2.4- Características da Série TTL Padrão - Faixas de Tensão de Alimentação e de Temperatura Existem duas séries de TTL padrão diferenciadas pela faixa de tensão de alimentação e temperatura: a série 74 e a série 54. A série 74 utiliza alimentação entre 4,75 V e 5,25 V e opera entre 0º a 70º C. A série 54 utiliza alimentação entre 4,5 V e 5,5 V e opera entre -55º a 125º C. - Níveis de Tensão VIL(max) – 0,8 V VOL(max) – 0,4 V Existe uma margem de segurança de uma saída para a entrada, chamada de margem de ruído, de 0,4 V (0,8 V – 0,4 V). VIH(min) – 2,0 V VOH(min) – 2,4 V A margem de ruído também é de 0,4 V (2,4 V – 2,0 V). Famílias Lógicas de Circuitos Integrados FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 20 - Faixas Máximas de Tensão As tensões máximas de trabalho de um TTL padrão não devem ultrapassar 5,5 V. Uma tensão maior de 5,5 V aplicada a um emissor de entrada pode causar dano na junção B-E de Q1. Tensões menores que –0,5 V também podem danificar o componente. - Dissipação de Potência Uma porta NAND TTL padrão consome, em média, 10 mW. - Atrasos de Propagação A porta AND TTL padrão tem atrasos de propagação típicos de tPLH = 11 ns e tPHL = 7 ns, resultando num atraso de propagação médio tPD(med) de 9 ns. - Fan-Out Uma saída TTL padrão pode acionar 10 entradas TTL padrão. 2.5- Séries TTL Aperfeiçoadas - Séries 74L e 74H Estas séries são versões TTL para baixa potência (74L) e alta velocidade (74H). A primeira consumia 1 mW e tinha um tempo de atraso de propagação de 33 ns e a segunda consumia 23 mW, com um tempo de atraso de propagação de 6 ns. Não são mais fabricadas atualmente. - TTL Schottky, Série 74S Esta série utiliza diodos Schottky entre a base e o coletor dos seus transistores, evitando que eles trabalhem saturados. Com isso o tempo de resposta do circuito é mais rápido. Por exemplo, a porta NAND 74S00 tem um atraso médio de 3 ns, mas um consumo de potência de 20 mW. - TTL Schottky de Baixa Potência, Série 74LS (LS-TTL) A série 74LS é uma versão de menor potência e menor velocidade da série 74S. Ela utiliza a combinação transistor/diodo Schottky, mas com valores maiores de resistores de polarização, o que diminui o consumo. Uma porta NAND 74LS tem um atraso típico de propagação de 9,5 ns e dissipação média de potência de 2 mW. Famílias Lógicas de Circuitos Integrados FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 23 - Determinando o Fan-Out Por exemplo, a série 74 possui: IIL (max) = 1,6 mA IOL (max) = 16 mA Fan-out (BAIXO) = IL OL I I = mA 1,6 mA 16 = 10 IIH (max) = 40 µA IOH (max) = 400 µA Fan-out (ALTO) = IH OH I I = μA 40 μA 400 = 10 O fan-out é 10 para ambos os casos. Se os valores de fan-out forem diferentes, o fan-out será o menor deles. Importante: - A soma das correntes IIH de todas as entradas conectadas em uma saída deve ser menor do que a especificação do IOH da saída; - A soma das correntes IIL de todas as entradas conectadas em uma saída deve ser menor do que a especificação do IOL da saída; 2.7- Outras Características TTL - Entradas Desconectadas (Flutuando) Entradas desconectadas (abertas) em circuitos TTL se comportam como se o nível lógico “1” fosse aplicado à essa entrada. Embora a lógica esteja correta, entradas desconectadas se comportam como captadoras de ruídos, fazendo com que o circuito lógico não trabalhe corretamente. - Entradas Não-Usadas Fig. 2-10: Três maneiras de tratar entradas lógicas não usadas Famílias Lógicas de Circuitos Integrados FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 24 - Transientes de Corrente A configuração totem-pole usada nas saídas dos circuitos TTL tem um inconveniente: durante a transição da saída de BAIXO para ALTO ocorre um pico de corrente porque ambos os transistores de saída estão conduzindo. Esse pico pode chegar a 50 mA, corrente que é drenada da fonte que alimenta o circuito. Em um sistema digital existem vários saídas TTL trocando de estado ao mesmo tempo e drenando da fonte picos de corrente. Esse efeito causa uma variação na tensão da fonte e se não for devidamente filtrado pode causar sérios problemas ao sistema. É usual a colocação de capacitores cerâmicos de 10 nF a 100 nF entre os terminais Vcc e GND – alimentação e terra – dos circuitos integrados. 2.8- Conectando Saídas TTL Juntas Existem situações nas quais é vantajoso conectar as saídas de dois ou mais portas lógicas ou circuitos. Entretanto, configuração totem-pole não nos permite conectar saídas TTL juntas. Para fazermos isso existem outros tipos de estrutura de saída. - Saídas Coletor Aberto Os circuitos TTL com saídas em coletor aberto só possuem um transistor de saída. Quando esse transistor estiver acionado, a saída terá nível BAIXO. Caso contrário, a saída estará flutuando. Para se obter o nível ALTO na saída um resistor externo de pull-up é conectado. Fig. 2-11: Circuito TTL coletor aberto com resistor de pull-up externo Famílias Lógicas de Circuitos Integrados FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 25 - Conexão Wired-AND Dispositivos com saídas em coletor aberto podem ter suas saídas conectadas juntas de maneira segura. Uma situação onde esse tipo de conexão é usada é mostrada na fig. 2-12: Fig. 2-12: Conexão wired-AND utilizando portas com coletor aberto Esse tipo de conexão é chamado de conexão wired-AND porque é equivalente à operação lógica AND. Esta configuração elimina a necessidade de uma porta AND real. - Buffers/Drivers de Coletor Aberto Todo circuito lógico que é chamado buffer, driver ou buffer/driver é projetado para suportar uma corrente e/ou uma capacidade de tensão maior do que um circuito lógico comum. Por exemplo, o 7406 com saída em coletor aberto pode acionar cargas de 24 V a 25 mA. - Simbologia para Saídas em Coletor Aberto Fig. 2-13: Simbologia de portas lógicas com coletor aberto Famílias Lógicas de Circuitos Integrados FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 28 - Inversor N-MOS A fig. 2-18 mostra um circuito básico de um INVERSOR N-MOS: Fig. 2-18: Inversor N-MOS O circuito acima mostra dois MOSFETs canal-N. O transistor Q1 é chamado MOSFET de carga e Q2 é chamado de MOSFET de comutação. O transistor Q1 está sempre conduzindo e funciona como se fosse um resistor de carga. - NAND N-MOS e NOR N-MOS A fig. 2-19 mostra os circuitos básicos das portas NAND N-MOS e NOR N-MOS: Fig. 2-19: Portas NAND N-MOS e NOR N-MOS Famílias Lógicas de Circuitos Integrados FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 29 2.13- Características da Lógica MOS Se comparadas com famílias lógicas bipolares, as famílias lógicas N- MOS e P-MOS têm velocidade de operação menor, necessitam de menor potência, têm uma margem de ruído melhor, possuem uma faixa maior para a tensão de alimentação, um fan-out maior e menos espaço de área no chip. - Velocidade de Operação O atraso de propagação típico de uma porta NAND N-MOS é de 50 ns. A resistência de saída alta no estado ALTO e capacitâncias parasitas de entrada contribuem para aumentar esse atraso. - Margem de Ruído Para VDD = 5 V, as margens de ruído para a família N-MOS é de aproximadamente 1,5 V. A margem de ruído aumenta proporcionalmente para valores maiores de VDD. - Fan-Out Devido à alta resistência de entrada do MOSFET, o fan-out da família MOS é muito alto. O fan-out é limitado apenas pelas capacitâncias de entrada da porta que, em altas freqüências, pode deteriorar o sinal digital. Mesmo assim, o fan-out chega a 50 para a família MOS. - Consumo de Potência Por usar altas resistências, os circuitos lógicos MOS consomem pequenas quantidades de potência. - Complexidade do Processo de Fabricação A família lógica MOS possui um processo de fabricação bem mais simples do que a família TTL porque utiliza apenas MOSFETs. - Sensibilidade à Eletricidade Estática A família lógica MOS é bastante susceptíveis a danos causados por eletricidade estática. Uma descarga eletrostática supera a capacidade de isolamento elétrico da camada de óxido danificando permanentemente o dispositivo. Famílias Lógicas de Circuitos Integrados FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 30 Recomendações: - Conecte todos os equipamentos que for manusear no terra da rede; - Conecte-se ao terra com o uso de uma pulseira especial; - Evite tocar os pinos dos circuitos integrados. Coloque-os imediatamente no circuito; - Mantenha os circuitos integrados em suas embalagens protetoras (espumas condutoras). Não deixe-os fora de suas embalagens. Todas essas recomendações também valem para placas de circuito impresso (computadores, equipamentos etc). 2.14- Lógica MOS Complementar A família lógica MOS Complementar (CMOS) utiliza MOSFETs tanto de canal-P quanto de canal-N. Isso torna o CMOS mais rápido e com menor consumo de potência em comparação com as outras famílias MOS. Em contrapartida, os circuitos integrados CMOS têm maior grau de complexidade para a fabricação e menor densidade de integração (ocupam maior área de chip). - Inversor CMOS O circuito básico do INVERSOR CMOS é mostrado na fig. 2-20: Fig. 2-20: Inversor C-MOS Famílias Lógicas de Circuitos Integrados FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 33 - Margens de Ruído De um modo geral, os dispositivos CMOS têm margens de ruído maior que os TTL (tabela anterior). As margens de ruído são calculadas a partir da fórmula: VNH = VOH(min) - VIH(min) VNL = VOL(max) - VIL(max) - Dissipação de Potência Quando o circuito lógico CMOS está estático (não está comutando), sua dissipação de potência é muito baixa. Para VDD = +5 V, a dissipação típica de potência DC é de 2,5 nW. Para VDD = +10 V, este valor aumenta para apenas 10 nW. - Dissipação de Potência Aumenta com a Freqüência A dissipação de potência em um circuito lógico CMOS aumenta com a freqüência de comutação de sua saída. Quando uma saída CMOS comuta de BAIXO para ALTO, uma corrente transiente deve ser fornecida para a capacitância de carga. Essa capacitância corresponde a todas as capacitâncias parasitas das entradas das portas lógicas que são acionadas por esta saída. Fig. 2-22: Pulsos de corrente devido à capacitância parasita A fig. 2-22 mostra o efeito da capacitância de carga no momento da transição da saída de um circuito CMOS. Um outro fator é que durante as transições, por um curto período de tempo os dois transistores de saída estarão conduzindo juntos. Esse efeito também contribui para o aumento da dissipação de potência. Famílias Lógicas de Circuitos Integrados FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 34 - Fan-Out O número de entradas CMOS que uma saída CMOS pode acionar é limitado pela capacitância de entrada. Quanto maior for o número de entradas CMOS, maior é a capacitância de carga vista pela saída CMOS e maior será o seu tempo de comutação. Para freqüências menores que 1 MHz, o fan-out está limitado a 50. - Velocidade de Comutação Os dispositivos CMOS têm maior velocidade de comutação em relação aos circuitos N-MOS e P-MOS. Isso porque a saída CMOS têm resistência menor que as saídas N-MOS e P-MOS. Uma porta NAND da série 4000 terá tipicamente um tpd de 50 ns com VDD = 5 V, e 25 ns com VDD = 10 V. Uma porta NAND da série 74HC/HCT tem um tpd médio em torno de 8 ns quando VDD = 5 V. Uma porta NAND 74AC/ACT tem um tpd médio em torno de 4,7 ns. Uma porta NAND 74AHC tem um tpd médio em torno de 4,3 ns. - Entradas Não-Utilizadas Entrada CMOS nunca devem ficar desconectadas. Elas devem ser conectadas a um nível lógico ou alguma outra entrada. Uma entrada CMOS não conectada é susceptível a ruído e a eletricidade estática, que poderiam polarizar os MOSFETs para um estado de condução, resultando no aumento de dissipação de potência e em possível superaquecimento. - Sensibilidade à Eletricidade Estática A grande resistência das entradas CMOS as torna especialmente sensíveis ao acúmulo de cargas estáticas, que podem produzir tensões suficientemente grandes para danificar os MOSFETs internos. A maioria dos circuitos integrados CMOS possui diodos de proteção, que limitam a tensão de entrada. Famílias Lógicas de Circuitos Integrados FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 35 - Comparação entre as Séries CMOS e TTL Tabela 2-4: Dissipação de potência por porta (mW) Estática A 100 kHz Atraso de propagação (ns) Velocidade- potência (a 100 kHz) (pJ) Freqüência máxima de clock (MHz) Margem de ruído no pior caso (V) 4000B 1 x 10-3 0,1 50 5 12 1,5 74HC/HCT 2,5 x 10-3 0,17 8 1,4 40 0,9 74AC/ACT 5,0 x 10-3 0,08 4,7 0,37 100 0,7 74AHC/T 9,0 x 10-5 6,0 x 10-3 3,7 0,02 130 0,55 74 10 10 9 90 35 0,4 74LS 2 2 9,5 19 45 0,3 74AS 8 8 1,7 13,6 200 0,3 74ALS 1,2 1,2 4 4,8 70 0,4 Todos os valores são para VDD = 5 V. 2.16- Tecnologia de Baixa Tensão O aumento do número de componentes dentro dos circuitos integrados acarreta em um aumento de sua potência consumida e em problemas no material isolante entre os seus componentes internos. Para solucionar estes problemas surgiram os circuitos integrados que utilizam a tecnologia de baixa tensão, ou seja, a tensão é menor que os 5 V: • Série 74LVC (Low-Voltage CMOS – CMOS de Baixa Tensão) – Utiliza lógica de 3,3 V mas pode aceitar níveis lógicos de 5 V em suas entradas. • Série 74ALVC(Advanced Low-Voltage CMOS – CMOS de Baixa Tensão Avançado) – Oferece melhor performance e trabalha apenas com lógica de 3,3 V. • Série 74LV (Low-Voltage – Baixa Tensão) – Utiliza tecnologia CMOS mas opera somente com dispositivos de 3,3 V. • Série 74LVT(Low-Voltage BiCMOS Technology – Tecnologia BiCMOS de Baixa Tensão) – Oferece as mesmas características da série 74LVC (as entradas aceitam níveis lógicos de 5 V) e são eletricamente compatíveis com TTL. Tabela 2-5: LVC ALVC LV LVT Vcc (recomendado) 2,0 a 3,6 2,3 a 3,6 2,7 a 3,6 2,7 a 3,6 tPD (ns) 6,5 3 18 4 Intervalo para VIH (V) 2,0 a 6,5 2,0 a 4,6 2,0 a Vcc + 0,5 2,0 a 7 VIL (max) (V) 0,8 0,8 0,8 0,8 IOH (mA) 24 12 6 32 IOL (mA) 24 12 6 64 Famílias Lógicas de Circuitos Integrados FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 38 Fig. 2-24: O resistor de pull-up externo aumenta a tensão de saída para aproximadamente 5 V no estado ALTO. - TTL Acionando CMOS com Tensão de Alimentação Alta Os circuitos integrados TTL não podem operar com tensões maiores do que 5 V. Quando o dispositivo CMOS estiver operando com alimentação maior de 5 V, o resistor de pull-up não poderá ser utilizado. A solução é utilizar um buffer coletor aberto (7407) conforme a fig. 2-25: Fig. 2-25: O buffer 7407 é usado para interfacear dispositivos TTL que acionam cargas CMOS com alimentação maior do que 5 V. 2.20- CMOS Acionando TTL - CMOS Acionando TTL no Estado ALTO As saídas CMOS podem fornecer tensão suficiente (VOH) para satisfazer os requisitos de uma entrada TTL no estado ALTO (VIH). As saídas CMOS também podem fornecer corrente suficiente para satisfazer os requisitos de corrente de entrada (IIH). Famílias Lógicas de Circuitos Integrados FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 39 - CMOS Acionando TTL no Estado BAIXO Nesta situação, as séries 74HC e 74HCT podem acionar apenas uma carga TTL. A série 4000B não consegue acionar nenhuma carga TTL. A solução é utilizar um buffer tristate (74LS125). Este circuito de interface possui corrente de entrada baixa e corrente alta de saída. Fig. 2-26: Um buffer é usado para interfacear componentes CMOS de baixa capacidade de corrente com entradas 74LS - CMOS com Tensão de Alimentação Alta Acionando TTL Neste caso é necessário utilizar um circuito de interface que possa converter uma entrada de alta tensão para uma saída de 5 V. Um buffer (4050B) é utilizado para essa interface. Fig. 2-27: Um buffer 4050 pode ser usado como um conversor de nível entre um componente TTL e um outro CMOS com fonte de alimentação de valor mais alto Dispositivos de Lógica Programável FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 40 3. Dispositivos de Lógica Programável (PLDs) 3.1- Introdução A maioria dos circuitos lógicos utilizados são padronizados e possuem diversas funções. Além disso, são fabricados por várias indústrias com um custo muito baixo. Por essas razões esses circuitos integrados são usados em uma grande quantidade de circuitos e sistemas. Entretanto, existem problemas com circuitos que utilizam circuitos integrados padronizados. Alguns sistemas podem necessitar de centenas ou milhares de circuitos integrados. Essa quantidade enorme de componentes necessita de um espaço considerável em uma placa e uma grande quantidade de tempo para soldar ou testar esses circuitos integrados. Reduzindo o número de circuitos integrados na placa podemos ter: - menor espaço em placa: com placa menores os gabinetes seriam menores também; - menor consumo de potência; - processos de fabricação mais rápidos e baratos; - maior confiabilidade: existem menos circuitos integrados e menos conexões sujeitas a falhas; - facilidade de manutenção. Os dispositivos de lógica programável (PLDs) tem todas estas características permitindo assim substituir um grande número de circuitos integrados padronizados por um único componente. Um PLD é um circuito integrado que contém um grande número de portas lógicas, flip-flops e registradores que são interconectados no chip. A “programação” do componente pode ser feita queimando-se ou não fusíveis que constituem as ligações internas entre os blocos lógicos de acordo com a necessidade do usuário. Dispositivos de Lógica Programável FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 43 - Arranjo de Lógica Programável (PAL) – A PAL pode ser vista conforme a fig. 3-4: Fig. 3-4: Arquitetura típica de uma PAL A PAL é utilizada em aplicações onde não se necessita que todas as combinações sejam programadas. No caso da figura acima, cada saída está conectada a apenas quatro saídas das portas AND. Fusível de Polaridade O fusível de polaridade é um recurso usado em muitos PLDs para inverter qualquer saída do dispositivo. Isso é mostrado na figura a seguir: Dispositivos de Lógica Programável FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 44 Fig. 3-5: Uso do fusível de polaridade para inversão da saída 3.5- Outros Recursos Disponíveis Em circuitos de PLDs ainda podemos encontrar diversos recursos. Esses recursos seriam: flip-flops, latches, registradores de entrada e registradores de saída. 3.6- Outros Tipos de PLDs FPLA (Field Programmable Logic Array) – O arranjo de lógica programável usava uma matriz AND e uma matriz OR, ambas programáveis. Embora a FPLA seja mais flexível do que a PAL, ela não foi bem aceita pelos projetistas. CPLDs (PLDs Complexos) – são dispositivos que combinam vários circuitos PAL em um mesmo chip. FPGAs (Field Programmable Gate Arrays) – Os arranjos de portas programáveis em campo oferecem um número de blocos lógicos configuráveis que contém lógica combinacional programável e registradores para circuitos seqüenciais. Possuem blocos de entrada/saída que podem ser configurados como entradas, saídas e bidirecionais. Dispositivos de Lógica Programável FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 45 3.7- Programação Quando os PLDs apareceram, a programação deles era feita queimando-se ou não os fusíveis para se gerar o circuito lógico. Atualmente, existem softwares que geram o mapa das conexões internas dos PLDs e ainda testam a lógica do circuito. Existem também programadores universais onde o PLD é colocado e pode ser programado a partir de um software. 3.8- PLDs Programáveis A programação de um PLD é feita queimando-se um fusível. Uma vez queimado o fusível, ele não pode ser recuperado. Tendo em vista esta dificuldade, desenvolveu-se, então, um tipo de PLD apagável e reprogramável (usando a mesma tecnologia das EEPROMs), que são bastante utilizados em desenvolvimento de protótipos de circuitos digitais. Flip-Flops FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 48 Fig. 4-4: Tempos de setup e hold 4.4- Flip-Flop R-S com Clock O símbolo do flip-flop R-S com clock é mostrado na fig. 4-5: Fig. 4-5: Flip-flop R-S com clock O circuito interno é mostrado na fig. 4-6: Fig. 4-6: Circuito lógico interno do flip-flop R-S com clock O detector de transição é um circuito que habilitará, por alguns instantes, as entradas SET e RESET, durante a transição de CLOCK. O circuito típico de um detector de transição é mostrado na fig. 4-7: Flip-Flops FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 49 Fig. 4-7: Circuitos detectores de transição positiva e negativa Os tempos dos pulsos de CLK* correspondem aos tempos de atraso da porta NOT, em torno de 5 ns. 4.5- Flip-Flop J-K O símbolo do flip-flop J-K é mostrado na fig. 4-8: Fig. 4-8: Flip-flop J-K A operação do flip-flop J-K é semelhante à do flip-flop R-S. A diferença é que o flip-flop J-K não possui a condição proibida, ou seja, J = K = 1. Nessa situação, a saída será complementada (valor anterior será invertido). O circuito interno do flip-flop J-K é mostrado na fig. 4-9: Fig. 4-9: Circuito lógico interno do flip-flop J-K Flip-Flops FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 50 4.6- Flip-Flop D O símbolo do flip-flop D é mostrado na fig. 4-10: Fig. 4-10: Flip-flop D O circuito interno do flip-flop D é mostrado na fig. 4-11: Fig. 4-11: Circuito lógico interno do flip-flop D 4.7- Latch D O símbolo lógico do latch D é mostrado na fig. 4-12. Diferentemente do flip-flop D, o latch D possui uma entrada EN. Quando esta entrada estiver habilitada, a saída é a cópia da entrada. Se ela estiver desabilitada, a saída não mudará. Fig. 4-12: Latch D O circuito interno é mostrado na fig. 4-13: Fig. 4-13: Circuito interno do latch D Flip-Flops FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 53 4.10- Circuitos Integrados de Flip-Flops Alguns circuitos integrados de flip-flops são mostrados abaixo: - 7474 – Duplo flip-flop D disparado por borda (TTL); - 74LS112 – Duplo flip-flop J-K disparado pela borda (TTL); - 74C74 – Duplo flip-flop D disparado pela borda (CMOS); - 74HC112 – Duplo flip-flop J-K disparado pela borda (CMOS). Tabela 4-3: TTL CMOS Parâmetro de Temporização 7474 74LS112 74C74 74HC112 tS (ns) 20 20 60 25 tH (ns) 5 0 0 0 tPHL (ns) de CLK para Q 40 24 200 31 tPLH (ns) de CLK para Q 25 16 200 31 tPHL (ns) de CLR para Q 40 24 225 41 tPLH (ns) de PRE para Q 25 16 255 41 tW(L) (ns) tempo em BAIXO para CLK 37 15 100 25 tW(H) (ns) tempo em ALTO para CLK 30 20 100 25 tW(L) (ns) para CLR ou PRE 30 15 60 25 fMAX (MHz) 15 30 5 20 4.11- Problemas de Temporização em Flip-Flops Um problema de temporização que poderá ocorrer em sistemas que utilizam flip-flops é mostrado na fig. 4-18: Fig. 4-18: Problemas de temporização em flip-flops Flip-Flops FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 54 Como o clock é o mesmo para os dois flip-flops, para que o circuito funcione adequadamente, o tempo de hold de Q2, tH, deve ser menor que o atraso de propagação de Q1. 4.12- Flip-Flops Mestre/Escravo Antes do desenvolvimento de flip-flops com tempo de hold muito pequeno, os problemas de temporização vistos anteriormente eram solucionados utilizando-se flip-flops mestre/escravo. Os flip-flops mestre/escravo são constituídos de dois flip-flops, um disparado na transição de subida do clock (mestre) e o outro na descida do clock (escravo). Na borda de subida do clock, os níveis presentes nas entradas do flip-flop determinam a saída do mestre. Na borda de descida do clock os níveis das saídas do mestre são passados para o escravo, ou para a saída do flip-flop. 4.13- Dispositivos Schmitt-Trigger A principal característica de um circuito Schmitt-Trigger é mostrada na fig. 4-19: Fig. 4-19: Comparação entre um inversor comum e um inversor Schmitt- Trigger A fig. 4-19 mostra um inversor comum sendo acionado por um sinal com tempo de transição longo. Em circuitos comuns, a saída pode oscilar à medida que o sinal de entrada passa pela faixa de transição. Ainda na fig. 4-19, vemos que em um circuito com entrada Schmitt- Trigger a saída não produzirá oscilações. Esse circuito funciona da seguinte forma: a entrada está em nível BAIXO resultando nível ALTO na saída. A saída só irá para nível BAIXO quando a entrada ultrapassar o valor VT+ (tensão de limiar superior). Nessas condições, se quisermos que a saída volte a ser ALTO, devemos aplicar uma tensão de entrada menor do que VT- (tensão de limiar inferior). Flip-Flops FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 55 Dispositivos Schmitt-Trigger são especialmente usados em circuitos onde os sinais de entrada variam lentamente (ondas senoidais, sinais de sensores, etc). As especificações de VT+ e VT- dependem do tipo de componente, mas VT- é sempre menor do que VT+. 4.14- Circuitos Geradores de Clock A maioria dos sistemas digitais utiliza algum circuito gerador de clock. Dentre essas aplicações podemos ter algumas que utilizam um sinal de clock sem a exigência de precisão. Outras, porém, a precisão é fundamental. Existem vários tipos de osciladores que podem gerar pulsos de clock para sistemas digitais. Os menos precisos e menos estáveis (dependendo da aplicação) utilizam resistores e capacitores. Os mais precisos e estáveis utilizam cristais de quartzo e com freqüências muito maiores do que os circuitos que utilizam resistores e capacitores como geradores de clock. Oscilador Schmitt-Trigger Um típico gerador de clock usando dispositivos Schmitt-Trigger é mostrado na figura abaixo: Fig. 4-20: Circuito de um oscilador utilizando inversor Schmitt-Trigger Contadores FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 58 Tabela 5-1: Estado D C B A Decimal 0 0 0 0 0 0 1 0 0 0 1 1 2 0 0 1 0 2 3 0 0 1 1 3 4 0 1 0 0 4 5 0 1 0 1 5 6 0 1 1 0 6 7 0 1 1 1 7 8 1 0 0 0 8 9 1 0 0 1 9 10 1 0 1 0 10 11 1 0 1 1 11 12 1 1 0 0 12 13 1 1 0 1 13 14 1 1 1 0 14 15 1 1 1 1 15 Reinicia a contagem → 16 0 0 0 0 0 17 0 0 0 1 1 18 0 0 1 0 2 A tabela 5-1 mostra os estados de contagem deste contador assíncrono de quatro bits. Podemos perceber que a cada 16 estados esse contador reinicia sua contagem. Então ele é um contador assíncrono módulo 16, ou seja, tem 16 estados (0000 até 1111) distintos. Equacionando: N2Módulo = onde N é o número de flip-flops conectados (número de bits). Nos contadores assíncronos, a freqüência do clock é dividida por 2 em cada flip-flop, ou seja: na saída A teremos Clock / 2, na saída B teremos Clock / 4, na saída C teremos Clock / 8 e na saída D teremos Clock / 16. Concluindo, os contadores assíncronos são divisores de freqüência e no último flip-flop teremos a freqüência de clock dividida pelo módulo desse contador. Contadores FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 59 5.3- Contadores de Módulo < 2N Um contador assíncrono com N flip-flops terá, no máximo, módulo 2N. Se precisarmos de um contador com módulo menor do que 2N será necessário utilizar um circuito adicional, conforme mostrado na fig. 5-2: Fig. 5-2: Contador assíncrono com módulo < 2N A fig. 5-2 mostra um contador módulo 6. Se não houvesse a porta NAND ligada nas entradas CLEAR dos flip-flops, o módulo seria 8. A seqüência de contagem é mostrada na tabela 5-2: Tabela 5-2: Estado C B A Decimal 0 0 0 0 0 1 0 0 1 1 2 0 1 0 2 3 0 1 1 3 4 1 0 0 4 5 1 0 1 5 6 1 1 0 6 7 0 0 0 0 Estado temporário → necessário apenas para reiniciar a contagem 8 0 0 1 1 Contadores FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 60 5.4- Diagrama de Transição de Estados O diagrama de transição de estados é mostrado na fig. 5-3: Fig. 5-3: Diagrama de transição de estados de um contador módulo 6 Neste diagrama, as linhas contínuas correspondem aos estados estáveis e as linhas tracejadas indicam o estado temporário. O procedimento para a construção de um contador módulo X é: - Determinar o menor número de flip-flops tal que 2N ≤ X. Se 2N = X, não é necessário conectar a porta NAND na entrada assíncrona CLEAR; - Conectar a porta NAND nas entradas assíncronas CLEAR de todos os flip- flops; - Determinar quais saídas estarão em ALTO na contagem X. Então é só conectar essas saídas nas entradas da porta NAND. 5.5- Contadores de Década Contadores de década ou decádicos são contadores que possuem 10 estados distintos, não importando a seqüência. Quando um contador decádico conta em seqüência de 0000 a 1001 (0 a 9), ele é chamado de contador BCD. 5.6- Circuitos Integrados de Contadores Assíncronos Existem vários circuitos integrados de contadores assíncronos, tanto TTL como CMOS. O circuito integrado TTL 74LS293 é um contador com quatro flip-flops J- K. Vários circuitos TTL têm suas versões CMOS. O circuito integrado CMOS 74HC4024 é um contador com sete flip-flops que não possui correspondente TTL. Contadores FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 63 Para que um contador assíncrono funcione de modo confiável é necessário que o atraso total de propagação seja menor que o período de clock usado, ou seja: PDclock t x N T ≥ ou ainda, em termos de freqüência máxima: PD t x N 1 maxf = 5.9- Contadores Síncronos Como vimos, o atraso de propagação dos flip-flops dos contadores assíncronos limitam a freqüência máxima de trabalho destes componentes. Esse problema pode ser resolvido se os flip-flops mudassem de estado suas saídas no momento em que houvesse a transição de clock. Essa configuração pode ser vista na fig. 5-7: Fig. 5-7: Contador síncrono módulo 16 Tabela 5-4: Estado D C B A Decimal 0 0 0 0 0 0 1 0 0 0 1 1 2 0 0 1 0 2 3 0 0 1 1 3 4 0 1 0 0 4 5 0 1 0 1 5 6 0 1 1 0 6 7 0 1 1 1 7 8 1 0 0 0 8 9 1 0 0 1 9 10 1 0 1 0 10 11 1 0 1 1 11 12 1 1 0 0 12 13 1 1 0 1 13 14 1 1 1 0 14 15 1 1 1 1 15 Reinicia a contagem → 16 0 0 0 0 0 Contadores FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 64 Na fig. 5-7, o sinal de clock é comum a todos os flip-flops. Com isso, o atraso de propagação será o atraso de um flip-flop somado com o atraso da porta NAND: )()( NANDtflopflipt total atraso PDPD +−= Ainda analisando a fig. 5-7 vemos que o contador síncrono é mais complexo do que o contador assíncrono. Entretanto, com um atraso de propagação menor, ele pode trabalhar com freqüências maiores. 5.10- Circuitos Integrados de Contadores Síncronos Podemos encontrar diversos circuitos integrados no mercado, tanto da família TTL como CMOS. Dentre eles estão: - 74LS160 / 162, 74HC160 / 162 – contadores síncronos decádicos. - 74LS161 / 163, 74HC161 / 163 – contadores síncronos módulo 16. 5.11- Contadores Síncronos Decrescentes Do mesmo modo que os contadores assíncronos, os contadores síncronos podem contar decrescentemente. Para isso devemos conectar as saídas A , B e C em vez das saídas A, B e C. 5.12- Contadores com Carga Paralela Contadores síncronos podem contar a partir de um valor pré- determinado pelo usuário. Isso é conhecido como carga paralela. A fig. 5-8 mostra um flip-flop com circuito carga de inicialização: Fig. 5-8: Contador com carga paralela Contadores FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 65 Quando LOAD é BAIXO, o flip-flop funcionará normalmente. Quando LOAD é ALTO, o valor de D é colocado na saída do flip-flop usando as entradas assíncronas (não depende do clock). Se fizermos isso para cada flip-flop do contador poderemos pré- determinar o valor inicial a ser incrementado. Um exemplo prático de um contador síncrono crescente/decrescente de módulo 16 com carga paralela é o 74LS193/74HC193. 5.13- Utilizando Contadores BCD Contadores BCD são bastante usados em circuitos onde pulsos devem ser contados e mostrados num display, por exemplo. A fig. 5-9 mostra um arranjo de contadores BCD com contagem de 000 a 999: Fig. 5-9: Contador BCD com contagem de 000 a 999 Inicialmente todos os contadores estão em 0 e, no display, é mostrado 000. A cada borda de descida do sinal de clock, o contador de unidades é incrementado e o valor é mostrado no display. Quando o valor é 009 (1001), o próximo pulso fará com que o contador BCD de unidades vá a 0. Nesse momento também ocorrerá uma transição de 1 para 0 (borda de descida) da saída D que está ligada ao clock do contador BCD de dezenas. E agora o display mostrará o valor 010. Isso continua até 999 quando, no próximo pulso, os contadores irão para 000, iniciando novamente a contagem. Contadores FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 68 Fig. 5-11: Diagrama de transição de estados A fig. 5-12 mostra o circuito de geração do estado futuro a ser projetado. Podemos notar que as saídas A, B e C, na verdade, são as entradas desse circuito e que as entradas J e K são as saídas. Fig. 5-12: Diagrama do contador a ser projetado Contadores FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 69 - Gerar a tabela de transição de estados (estados atual e futuro): Tabela 5-8: Atual Futuro C B A C B A JC KC JB KB JA KA 0 0 0 0 0 1 0 x 0 X 1 x 0 0 1 0 1 0 0 x 1 X x 1 0 1 0 0 1 1 0 x x 0 1 x 0 1 1 1 0 0 1 x x 1 x 1 1 0 0 0 0 0 x 1 0 X 0 x 1 0 1 0 0 0 x 1 0 X x 1 1 1 0 0 0 0 x 1 x 1 0 x 1 1 1 0 0 0 x 1 x 1 x 1 Onde x = irrelevante. - Encontrar as expressões lógicas que relacionam as saídas J e K com as entradas A, B e C, usando o mapa de Karnaugh. Depois da simplificação chegamos às seguintes expressões: JA = C JB = CA. JC = A.B KA = 1 KB = A + C KC = 1 O circuito final é mostrado na fig. 5-13. Fig. 5-13: Circuito lógico final do contador Registradores FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 70 6. Registradores 6.1- Introdução A utilização mais comum dos flip-flops é no armazenamento e transferência de informações. Essas informações são armazenadas em grupos de flip-flops chamados registradores. Além de armazenar informações, os registradores têm a capacidade de transferir essas informações para outros registradores. Isso é bastante interessante, já que o armazenamento e a transferência de dados são as principais características dos sistemas digitais. 6.2- Registradores de Deslocamento A fig. 6-1 mostra um registrador de deslocamento de 4 bits e suas formas de onda. Fig. 6-1: Registrador de deslocamento de 4 bits e formas de onda A cada pulso de clock, o valor contido nas entradas J e K dos flip-flops é transferido para a saída. Essa saída está conectada na entrada do próximo flip- flop e no final de 4 pulsos de clock, o valor da entrada DADOS, que foi transferido serialmente, estará armazenado no registrador. Registradores FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 73 Tabela 5-1: Pulso de Clock Q3 Q2 Q1 Q0 0 1 0 0 0 1 0 1 0 0 2 0 0 1 0 3 0 0 0 1 4 1 0 0 0 5 0 1 0 0 6 0 0 1 0 7 0 0 0 1 Para o perfeito funcionamento deste tipo de contador, um dos flip-flops deve ter inicialmente o valor 1 e os outros 0. Isso pode ser feito através das entradas assíncronas PRESET e CLEAR. - Contador Johnson – O contador Johnson é mostrado na fig. 6-5: Fig. 6-5: Contador Johnson A tabela 5-2 mostra a seqüência de contagem do contador Johnson: Tabela 5-2: Pulso de Clock Q2 Q1 Q0 0 0 0 0 1 1 0 0 2 1 1 0 3 1 1 1 4 0 1 1 5 0 0 1 6 0 0 0 7 1 0 0 Registradores FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 74 6.7- Circuitos Integrados de Registradores Os registradores podem ser classificados da forma com a qual seus dados são transferidos: - Entrada paralela / saída paralela – 74174, 74LS174, 74HC174; - Entrada serial / saída serial – 4731B; - Entrada paralela / saída serial – 74165, 74LS165, 74HC165; - Entrada serial / saída paralela – 74164, 74LS164, 74HC164. Existem outras versões de registradores como, por exemplo: - 74194, 74LS194, 74HC194 – registrador de deslocamento bidirecional universal de quatro bits com entrada paralela e saída paralela. - 74373, 74LS373, 74HC373, 74HCT373 – registrador de oito bits de entrada paralela e saída paralela que contém oito latches tipo D com saídas em tristate. - 74374, 74LS374, 74HC374, 74HCT374 – registrador de oito bits de entrada paralela e saída paralela que contém oito flip-flops tipo D com saídas em tristate. Decodificadores, Codificadores, Multiplexadores e Demultiplexadores FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 75 7. Decodificadores, Codificadores, Multiplexadores e Demultiplexadores 7.1- Decodificadores Decodificador é um circuito lógico que recebe em suas entradas um código que representa um número binário e ativa a saída correspondente a esse número binário. Os decodificadores são circuitos combinacionais sem memória mas são bastante usados em sistemas digitais. A fig. 7-1 mostra o diagrama de um decodificador de 3 linhas para 8 linhas: Fig. 7-1: Decodificador 3 para 8 A tabela 7-1 mostra a tabela verdade para o decodificador 3 para 8. Tabela 7-1: C B A O0 O1 O2 O3 O4 O5 O6 O7 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1 Através da tabela verdade vemos que apenas uma saída é acionada, dependendo apenas do código de entrada. As entradas E1 e E2 são as entradas de habilitação do componente. Quando elas estiverem acionadas, ou seja, E1 = 0 e E2 = 1, o componente responderá às entradas A, B e C. Um exemplo de decodificador é o circuito integrado 74LS138/HC138. Ele é um decodificador de 3 linhas para 8 linhas. Decodificadores, Codificadores, Multiplexadores e Demultiplexadores FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 78 A tabela 7-3 mostra a tabela verdade. Tabela 7-3: 1 A 2 A 3 A 4 A 5 A 6 A 7 A 8 A 9 A 3 O 2 O 1 O 0 O 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 x 0 1 1 1 1 1 1 1 1 1 0 1 x x 0 1 1 1 1 1 1 1 1 0 0 x x X 0 1 1 1 1 1 1 0 1 1 x x X x 0 1 1 1 1 1 0 1 0 x x X x x 0 1 1 1 1 0 0 1 x x X x x x 0 1 1 1 0 0 0 x x X x x x x 0 1 0 1 1 1 x x X x x x x x 0 0 1 1 0 x = irrelevante A tabela 7-3 mostra o código BCD invertido. Os valores x indicam a prioridade do maior valor. 7.3- Multiplexadores Multiplexador ou seletor de dados (MUX) é um circuito lógico que recebe vários dados digitais de entrada e, por um determinado instante, envia esse dado para uma saída. As entradas de seleção determinam qual sinal de entrada deve ser enviado para a saída. Fig. 7-5: Multiplexador de 2 entradas A fig. 7-5 mostra um multiplexador de duas entradas. A entrada Seleção controla qual dado de entrada (I0 ou I1) será enviado para a Saída. Decodificadores, Codificadores, Multiplexadores e Demultiplexadores FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 79 A fig. 7-6 mostra o diagrama de um multiplexador com 8 entradas, o 74151 (74LS151, 74HC151): Fig. 7-6: Multiplexador de 8 entradas A tabela 7-4 mostra a tabela verdade. Tabela 7-4: E 2S 1S 0S Z Z H X X X H L L L L L 0 I 0I L L L H 1 I 1I L L H L 2 I 2I L L H H 3 I 3I L H L L 4 I 4I L H L H 5 I 5I L H H L 6 I 6I L H H H 7 I 7I Já o circuito integrado 74157 (74LS157, 74HC157) contém quatro multiplexadores de duas entradas. Decodificadores, Codificadores, Multiplexadores e Demultiplexadores FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 80 Aplicações de Multiplexadores As aplicações que utilizam multiplexadores são várias: seleção de dados de entrada, roteamento de dados, seqüenciamento de operações etc. A fig. 7-7 mostra um exemplo de uso de multiplexadores. Fig. 7-7: Exemplo de aplicação de multiplexador: o contador selecionado pela entrada Seleciona é mostrado no display A entrada Seleciona Contador do MUX (74LS157) determina qual dos contadores será mostrado no display. Aritmética Digital FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 83 8. Aritmética Digital 8.1- Introdução Uma máquina digital (computadores e calculadoras) manipula e armazena dados na forma binária. Dessa forma, as operações aritméticas também serão realizadas sobre os números na forma binária. A aritmética digital não é muito diferente da aritmética tradicional (base 10). As operações de adição, subtração, multiplicação e divisão são praticamente as mesmas, a não ser pelo número de algarismos usados nessas operações: 2. 8.2- Adição Binária A adição decimal é mostrada a seguir: 738 164 673 + A adição é feita a partir do algarismo menos significativo. Quando a adição resulta em um valor maior que 9 ocorre um carry (vai um) para a próxima posição. Na adição binária podemos encontrar apenas quatro possibilidades: 0 + 0 = 0 0 + 1 = 1 1 + 0 = 1 1 + 1 = 10 (0 + carry 1 para a próxima posição) Por exemplo: 1001 110 011+ 110,001 10,110 11,011+ 8.3- Representação de Números com Sinal Em sistemas digitais, os números binários são armazenados e manipulados em conjuntos de flip-flops, os registradores. Um registrador com 6 flip-flops pode armazenar números binários de 000000 a 111111 (0 a 6310), representando a magnitude do número. Como os computadores e calculadoras podem operar com números positivos e negativos, uma maneira de representar números positivos e negativos é mostrada na fig. 8-1. Aritmética Digital FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 84 A6 A5 A4 A3 A2 A1 A0 0 1 1 0 1 0 0 = +5210 Bit de Sinal (+) Magnitude = 5210 A6 A5 A4 A3 A2 A1 A0 1 1 1 0 1 0 0 = -5210 Bit de Sinal (-) Magnitude = 5210 Fig. 8-1: Representação de números positivos e negativos O bit A6 é chamado bit de sinal, ou seja, ele determina qual o sinal do número. Esse número possui magnitude de 6 bits mais um bit de sinal. Embora esse sistema seja direto, computadores e calculadoras não o utilizam normalmente porque a implementação do circuito é mais complexa. O sistema de representação de números binários com sinal mais utilizado é o sistema de complemento a 2. Forma do Complemento a 1 O complemento a 1 de um número binário é obtido substituindo-se cada 0 por 1 e cada 1 por 0. Isso pode ser visto a seguir: 1 0 1 1 0 1 ↓ ↓ ↓ ↓ ↓ ↓ 0 1 0 0 1 0 Forma do Complemento a 2 O complemento a 2 de um número binário é obtido tomando-se o complemento a 1 do número e adicionando-se 1 na posição do bit menos significativo. Por exemplo: 1 0 1 1 0 1 Equivalente binário de 4510 0 1 0 0 1 0 Complemento a 1 + 1 Adiciona-se 1 0 1 0 0 1 1 Complemento a 2 do número binário original Aritmética Digital FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 85 8.4- Representação de Números com Sinal Usando Complemento a 2 O sistema de complemento a 2 para representar números com sinal funciona do seguinte modo: - Se o número é positivo, a magnitude é mostrada na sua forma binária direta e um bit de sinal 0 é colocado na frente do bit mais significativo (MSB). - Se o número é negativo, a magnitude é representada na sua forma de complemento a 2 e um bit de sinal 1 é colocado na frente do bit mais significativo (MSB). A6 A5 A4 A3 A2 A1 A0 0 1 0 1 1 0 1 = +4510 Bit de Sinal (+) Binário direto A6 A5 A4 A3 A2 A1 A0 1 0 1 0 0 1 1 = -4510 Bit de Sinal (-) Complemento a 2 Fig. 8-2: Representação de números positivos e negativos usando complemento a 2 Negação A negação é a operação que converte um número positivo no seu negativo equivalente ou um número negativo no seu positivo equivalente. Por exemplo: 0 1 0 0 1 = +9 (número binário original) 1 0 1 1 1 = -9 (complemento a 2, negar) 0 1 0 0 1 = +9 (negar novamente) Faixa de Representação do Complemento a 2 A faixa completa de valores que pode ser representada no sistema de complemento a 2 que tem N bits de magnitude é: -2N a +(2N-1) Por exemplo, com N = 3 bits, a faixa de números sinalizados é mostrada na tabela 8-1. Aritmética Digital FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 88 O resultado esperado seria +17 mas a resposta tem um sinal negativo e uma magnitude incorreta. A representação do 17 precisa de mais de quatro bits, ocasionando um erro de overflow. O overflow pode ocorrer sempre que dois números positivos ou dois números negativos estão sendo somados. 8.5- Multiplicação de Números Binários A multiplicação de números binários é mostrada abaixo: 1001 = 910 1011 = 1110 1001 1001 0000 1001 1100011 = 9910 Na multiplicação acima os bits de sinais não foram usados. Observe que o primeiro multiplicando (1001) é deslocado para a esquerda com relação ao segundo multiplicando (1011). Depois disso, os resultados parciais são somados para obter o produto final. Multiplicação no Complemento a Dois A multiplicação no complemento a dois é feita do mesmo modo descrito anteriormente, desde que os dois multiplicandos estejam na forma binária verdadeira. Se os números a serem multiplicados forem positivos a multiplicação é feita conforme mostrado anteriormente e o bit de sinal é 0. Se os números forem negativos, eles devem ser convertidos para a forma binária verdadeira e o resultado será positivo (bit de sinal igual a 0). Quando os números a serem multiplicados tiverem sinais opostos, o número negativo deve ser convertido para a forma binário verdadeira através do complemento a dois. Como resultado esperado é negativo, deve ser aplicado o complemento a dois e o bit de sinal será 1. 8.6- Divisão de Números Binários A divisão binária é mostrada a seguir: 1001 11 011 11 0011 11 0 Aritmética Digital FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 89 A divisão binária é igual à divisão decimal. A divisão de números com sinal é feita de maneira idêntica à multiplicação, onde os números negativos são transformados em positivos através do complemento a dois. 8.7- Adição de Números BCD Muitos computadores e calculadoras usam o código BCD para representar números decimais. Na operação de adição usando números representados pelo código BCD devem ser levadas em consideração duas possibilidades: - Soma menor ou igual a 9 – Por exemplo, 5 + 4: 5 0101 +4 +0100 9 1001 Outro exemplo, 45 + 33: 45 0100 0101 +33 +0011 +0011 78 0111 1000 A soma de cada dígito não gerou nenhum vai-um (carry). - Soma maior do que 9 – Por exemplo, 6 + 7: 6 0110 +7 +0111 13 1101 O resultado da soma não é um código BCD, já que o resultado é um número maior do que 9. O resultado esperado seria 0001 0011 (13 BCD) e para corrigir isso devemos somar ao resultado o código 0110 (6 BCD), ou seja: 0110 6 (BCD) +0111 7 (BCD) 1101 soma > 9 0110 soma 6 0001 0011 13 (BCD) 8.8- Aritmética Hexadecimal Números hexadecimais são amplamente utilizados na programação de computadores em linguagem de máquina e na especificação de endereços de memória de computadores. Aritmética Digital FACENS – ELETRÔNICA II – Prof. Sidney José Montebeller 90 Adição em Hexadecimal O procedimento para a adição em hexadecimal é o seguinte: - Some os dois dígitos hexadecimais em decimal, inserindo mentalmente o decimal equivalente para os dígitos maiores do que 9; - Se a soma é menor ou igual a 15, ele pode ser expresso por um dígito hexadecimal; - Se a soma é maior ou igual a 16, subtraia 16 e coloque um carry na próxima posição. Por exemplo: 58 +4B A3 Subtração em Hexadecimal Um modo eficiente de representar números binários é através dos números hexadecimais. A subtração hexadecimal utiliza o mesmo método dos números binários: o complemento a dois do subtraendo é somado ao minuendo e qualquer carry da posição MSD deverá ser descartado. O complemento a dois de um número hexadecimal é mostrado a seguir: 73A Número hexadecimal 0111 0011 1010 Converte para binário 1000 1100 0110 Complemento a 2 8C6 Converte para hexadecimal Um outro método é mostrado a seguir: F F F –7 –3 –A 8 C 5 +1 8 C 6 8.9- Circuitos Aritméticos A função essencial de computadores e calculadoras é a realização de operações aritméticas. Um bloco chamado Unidade Lógica e Aritmética (ULA) é responsável pelas operações aritméticas em um computador.